投稿日時 2015/12/22 15:22
k.iwase
SiTCPのI/F信号のうち、クロック入力がFPGAのクロック専用ピンに接続されていない場合、
Vivado Design Suiteにおいて不具合が報告されています。
よって、クロック入力（GMII_TX_CLK/GMII_RX_CLK）はFPGAのクロック専用ピン（※）へ
接続することを推奨します。
※MRCCまたはSRCCピンのP側（N側は使用できません）
投稿日時 2015/12/22 15:22
k.iwase
SiTCPのI/F信号のうち、クロック入力がFPGAのクロック専用ピンに接続されていない場合、
Vivado Design Suiteにおいて不具合が報告されています。
よって、クロック入力（GMII_TX_CLK/GMII_RX_CLK）はFPGAのクロック専用ピン（※）へ
接続することを推奨します。
※MRCCまたはSRCCピンのP側（N側は使用できません）